Modul 2: Percobaan 1 Kondisi 10

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

5. Link Download

1. Kondisi [Kembali]

    Buatlah rangkaian  J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=0, B2=1, B3=clock, B4=1, B5=tidak dihubungkan, B6=clock.

2. Gambar Rangkaian Simulasi [Kembali]

 

3. Video Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Gambar rangkaian di atas merupakan gambar rangkaian J-K Flip Flop dan D Flip Flop dengan ketentuan input B0=1, B1=0, B2=1, B3=clock, B4=1, B5=tidak dihubungkan, B6=clock. Flip flop merupakan rangkaian elektronika yang memiliki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. 

 

Pada gambar rangkaian di atas, tepatnya pada bagian J-K flip flop di sebelah kanan, terlihat bahwa untuk kaki R (reset) dihubungkan ke B0, dan bernilai 1. Untuk kaki S (set) dihubungkan  ke B1 dimana untuk nilainya sendiri adalah 0. Untuk kaki J dihubungkan ke B2 dengan nilai 1, untuk clk dihubungkan ke B3 dimana posisi clock disini adalah aktif low (akan aktif jika bernilai 0). Selanjutnya, untuk kaki K dihubungkan ke B4 dengan nilai 1. Untuk mensimulasikan rangkaian ini, hal yang harus diperhatiakn adalah posisi clocknya, apakah dia aktif high atau aktif low. Berhubung dia aktif low, maka rangkaian ini akan aktif pada inputan bernilai 0. Dapat dilihat bahwa seperti yang sudah dijelaskan sebelumnya, bahwa yang bernilai 0 adalah di kaki S, sehingga S menjadi aktif. Dengan aktifnya S ini, maka membuat outputnya bernilai 1 yaitu pada bagian Q, sedangkan untuk Q' bernilai kebalikan dari Q yaitu 0. Sedangkan untuk J dan K, dia tidak aktif karena dia berlogika 1, sedangkan syarat dia aktif berdasarkan clocknya tadi adalah 0. Jadi yang berperan penting disini adalah S dan K karena inputan S bernilai 0 yang membuat dia aktif, sehingga untuk keluarannya bernilai 1 untuk Q dan 0 untuk Q'.

 

Selanjutnya, adalah rangkaian D flip flop yang terletak pada bagian sebelah kiri. Untuk D flip flop, bagian B5 yang seharusnya terhubung ke kaki D tidak dihubungkan.. Kemudian B6 dihubungkan ke clock dimana nilainya adalah 1. Kita mengetahui bahwa sebelumnya, rangkaian ini akan aktif jika berada pada kondisi low, dimana inputnya bernilai 0. Dan yang bernilain 0 pada inputan disini adalah S. Disini yang paling diperhitungkan sekali adalah kondisi S dan R nya, sehingga untuk hasil output yang dihasilkan, dominan diambil dan didasari pada S, karena dia bernilai 0. Untuk menandakan dia aktif adalah dihasilkannya output yang bernilai 1. Dimana untuk outputnya sendiri bernilai Q=1 dan untuk Q'=0. 

 

Jadi dapat disimpulkan bahwa, pada kondisi ini terlihat bahwa untuk rangkaiannya akan aktif pada kondisi low (aktif low). Sehingga untuk input yang bernilai 0 akan aktif, sehingga terlihat nantinya output yang dihasilkan bernilain 1, yaitu Q=1, sedangkan untuk komplemennya sendiri bernilai 0, yaitu Q'=0.

 

5. Link Download [Kembali]

 HMTL klik disini

Rangkaian Percobaan klik disini

Video Percobaan klik disini

Datasheet 74LS112 klik disini

Datasheet 7474 klik disini

Datasheet Switch klik disini