Modul 3: Percobaan 1 Kondisi 5

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

5. Link Download

1. Kondisi [Kembali]

Buatlah rangkaian seperti gambar percobaan 1 dengan menggunakan RS flip flop dan output 8 bit.

2. Gambar Rangkaian Simulasi [Kembali]

Rangkaian sebelum disimulasikan

Rangkaian disimulasikan

3. Video Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

 

    Pada percobaan 1 digunakan rangkaian counter asyncronous. Pada rangkaian ini digunakan RS flip- flop yang disusun secara seri sebanyak 8 buah agar mendapatkan output 8 bit. Kaki high SPDT terhubung pada VCC dan kaki low SPDT terhubung ke ground.  Dapat dilihat pada rangkaian, sinyal CLK hanya terhubung pada pin CLK flip-flop yang pertama dan input pada pin CLK dari flip- flop selanjutnya dipengaruhi oleh output dari flip-flop sebelumnya sehingga nilai dari keluarannya delay. Sebab itu, output berubah tergantung nilai output flip-flop sebelumnya yang menyebakan keluaran output bergantian atau tidak serempak dan nilai dari output random. Sesuai dengan teorinya counter asyncronous ini merupakan jenis counter yang tidak sinkron sehingga menyebabkan nilai outputnya beragam.

    Jika SW2 di beri logika 0 dan SW1 diberi logika 1 maka output yang dihasilkan akan tereset menjadi 0 untuk semua outputnya. Sedangkan jika SW1 diberi logika 0 dan SW2 diberi logika 1 maka output yang dihasilkan akan berlogika 1 semuanya atau kondisi terlarang. Secara garis besar, pada RS Flip-Flop input CLK-nya bergantung pada output Q pada RS Flip-Flop sebelumnya.

 

5. Link Download [Kembali]

 

HMTL klik disini

Rangkaian Percobaan klik disini

Video Simulasi klik disini

Datasheet Switch klik disini

Datasheet IC 74LS112 klik disini