LAPORAN AKHIR 1
Modul 4: Percobaan 1
1. Jurnal[Kembali]
2. Alat dan bahan[Kembali]
A. Alat dan Bahan (Modul De Lorenzo)
1. Jumper
2. Panel DL 2203D
3. Panel DL 2203C
4. Panel DL 2203S
B. Alat dan Bahan (Proteus)
1. IC 74111
Gerbang logika AND adalah gerbang logika yang membutuhkan dua atau lebih masukan (input) untuk menghasilkan satu output.
Ketika salah satu atau seluruh bilangan biner pada inputnya adalah 0
maka output yang akan dihasilkan juga 0. Sedangkan jika inputnya adalah 1
seluruhnya, maka outputnya adalah 1. dilihat bahwa pada gerbang AND, keluarannya akan bernilai 1 jika semua input adalah 1. Dan jika salah satu atau lebih input ada yang bernilai nol maka ouput akan bernilai nol. Untuk gerbang AND memakai prinsip perkalian.
Gerbang
NOT merupakan gerbang di maan keluarannya akan selalu berlawanan dengan
masukannya. Bila pada masukan diberikan tegangan, maka transistor akan
jenuh dan keluaran bertegangan nol. Sedangkan bila pada masukannya
diberi tegangan tertentu, maka transistor akan cut off, sehingga
keluaran akan bertegangan tidak nol.
Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Kelebihan
JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di
beri berapapun inputan asalkan terdapat clock maka akan terjadi
perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel
kebenaran dari JK Flip-Flop.
 |
| Tabel Kebanaran JK Flip Flop |
2. Power DC
3. Switch (SW-SPDT)
5. Gerbang AND
Gerbang logika AND adalah gerbang logika yang membutuhkan dua atau lebih masukan (input) untuk menghasilkan satu output.
Ketika salah satu atau seluruh bilangan biner pada inputnya adalah 0
maka output yang akan dihasilkan juga 0. Sedangkan jika inputnya adalah 1
seluruhnya, maka outputnya adalah 1. dilihat bahwa pada gerbang AND, keluarannya akan bernilai 1 jika semua input adalah 1. Dan jika salah satu atau lebih input ada yang bernilai nol maka ouput akan bernilai nol. Untuk gerbang AND memakai prinsip perkalian. |
| Tabel 1.1 Tabel Kebenaran AND |
6. Gerbang Not
Gerbang
NOT merupakan gerbang di maan keluarannya akan selalu berlawanan dengan
masukannya. Bila pada masukan diberikan tegangan, maka transistor akan
jenuh dan keluaran bertegangan nol. Sedangkan bila pada masukannya
diberi tegangan tertentu, maka transistor akan cut off, sehingga
keluaran akan bertegangan tidak nol. |
| Tabel 1.3 Tabel Kebenaran Logika NOT |
7. Logicprobe atau LED
Gambar 7. Logic Probe
3. Rangkaian Simulasi[Kembali]
4. Prinsip Kerja[Kembali]
- Pada Flip Flop 1, kaki S dihubungkan ke B6', kaki J dihubungkan ke Q flip flop kedua, kaki K dihubungkan ke Q' flip flop kedua, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan untuk Q dihubungkan ke H7.
- Pada Flip Flop 2, kaki S dihubungkan ke B5', kaki J dihubungkan ke Q flip flop ke tiga, kaki K dihubungkan ke Q' flip flop ketiga, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H6.
- Pada Flip Flop 3, kaki S dihubungkan ke B4', kaki J dihubungkan ke Q flip flop ke empat, kaki K dihubungkan ke Q' flip flop keempat, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H5.
- Pada flip flop 4, kaki S dihubungkan ke B3', kaki J dihubungkan ke B1, kaki K dihubungkan ke B1', kaki C dihungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H4. Sedangkan untuk input dari kaki AND sendiri dihubungkan pada B2 dan clk.
Pada rangkaian, input berupa B0, B1, B2, B3, B4, B5, dan B6 akan divariasikan untuk membuktikan terjadinya pergeseran, yaitu dari kanan ke kiri. Setelah itu, dapat ditentukan jenis shift register yang didapatkan, yaitu SISO (Serial In Serial Out), SIPO (Serial In Paralel Out), PISO (Paralel In Serial Out), atau PIPO (Paralel In Paralel Out).
Setelah
dilakukan percobaan, maka didaptkan hasil output pada maisng-masing
kondisi pada jurnal, yaitu:
- Kondisi 1 bersifat SISO, karena inputan dan keluarannya mengalami pergeseran serta masuk dan keluar secara bergantian (satu per satu). Untuk
- Kondisi 2 bersifat SIPO, karena inputannya masuk secara bergantian (satu per satu), sedangkan untuk keluarannya keluar secara serentak.
- Kondisi 3 bersifat PISO, karena inputannya masuk secara serentak, sedangkan keluarannya keluar secara bergantiang (satu per satu).
- Kondisi 4 bersifat PIPO, karena inputan dan keluarannya masuk secara bersamaan (serentak).
1. Analisalah pengaruh gerbang AND pada rangkaian. Jika inputan clock langsung dihubungkan ke flip flop dan tidak menggunakan gerbang AND, kira-kira bagaimana outputnya? Apakah sama? Analisalah hal tersebut!
Jawab :
Jika tidak menggunakan gerbang AND atau clock langsung dihubungkan ke flip-flop, input yang diberikan akan tetap berubah-ubah tergantung clock. Namun, jika tanpa gerbang AND maka output yang dihasilkan akan
sulit untuk ditentukan sifatnya, apakah serial out atau paralel out.
Hal ini disebabkan karena jika gerbang AND dihapus, maka clocknya akan berubah-ubah dengan sangat cepat, sehingga outputnya akan terlihat tetap. Gerbang AND berpengaruh pada output
yang dihasilkan. Apabila gerbang AND dibari inputan 0, maka pada clock
akan menghasilkan output berupa paralel out karena outputnya hanya 0 saja. Tetapi apabila gerbang AND diberi inputan 1, maka output yang
dihasilkan berupa serial out, karena kemungkinan outputnya berubah-ubah
bisa 1 ke 0 atau 0 ke 1. Jadi, gerbang AND berfungsi menentukan sifat
dari outputnya sehingga data yang dihasilkan akurat.2. Analisa output yang dihasilkan tiap-tiap kondisi! Apakah hasil yang didapatkan sesuai dengan teori? Jelaskan!
Jawab :
Kondisi 1
B3-B6 = 0
B0, B2 = 1
BI = X
Berdasarkan
percobaan yang telah dilakukan pada percobaan kondisi dimana untuk B3
sampai B6 terhubung dengan inputan 0, B0 dan B2 diberikan inputan 1, dan
B1 diberi inputan X (dont care), maka didapatkan output yang mengalami
pergeseran. Output pertama akan menjadi masukan pada JK Flip Flop kedua
dan begitu seterusnya. Pada percobaan dengan modul De Lorenzo terlihat
bahwasa terdapat pergeseran dari kanan ke kiri, yaitu dari H4 sampai
H7. Data dikeluarkan satu per satu, dimana H4 berperan sebagai MSB
dan H7 berperan sebagai LSB. Percobaan ini termasuk dalam shift register
jenis SISO, karena inputnya masuk satu per satu, dan untuk
output keluar satu per satu. Ini sesuai dengan teori yang
ada, dimana pada SISO jalur masuk dan jalur keluarannya berjumlah satu.
Flip flop kedua akan menerima inputan dari output flip flop pertama dan
begitu seterusnya, ini membuktikan bahwa output yang didapatkan muncul
satu per satu (bergantian).
Kondisi 2
B3-B6 = 0
B1 = X
B0 = 1
B2 = ↓
Berdasarkan
percobaan yang telah dilakukan pada kondisi 2 ini, dimana B3 sampai B6
terhubung dengan inputan 0, B0 terhubung dengan inputan 1, B1 terhubung
dengan inputan X (dont care) dan
B2 diberi inputan panah (↓) , maka didapatkan output yang keluar secara
serentak. Pada saat percobaan dengan modul de Lorenzo terlihat bahwa
data diinputkan/masuk secara satu per satu (bergantian). Setelah itu,
data dikeluarkan secara serentak seluruhnya. Ini membukti kan bahwa
percobaan ini shift registernya bersifat SIPO. Hal ini sesuai dengan
teori yang ada, dimana pada SIPO jalus masuknya berjumlah satu sedangkan
jalur keluarannya sesuai dengan jumlah JK flip flop penyusunnya
(serentak semuanya keluar).
Kondisi 3
B3-B6 = X
B1 = 0
B0, B2 = 1
Berdasarkan
percobaan yang telah dilakukan pada kondisi 3 ini, dimana B3 sampai B6
diberi inputan X (don't care), B1 diberi inputan 0, dan untuk B0 serta
B2 diberi inputan 1, maka didapatkan output yang keluar secara bergantian
(satu per satu). Pada saat percobaan dengan modul de lorenzo terlihat
bahwa data yang diinput kan masuk secara serentak, kemudian output yang
dihasilkan dikeluarkan secara bergantian (satu per satu). Ini
membuktikan bahwa percobaan ini menggunakan shift register yang bersifat
PISO. Hal ini sesuai dengan teori yang ada dimana pada PISO jalur
masukannya sesuai dengan JK flip Flop penyusunnya (masuk secara serentak
/paralel) dan jalur keluarannya adalah satu (serial atau bergantian).
Kondisi 4
B3-B6 = X
B0 = 1
B1, B2 = 0
Berdasarkan
percobaan yang telah dilakukan pada kondisi 4 ini, dimana B3 dan B6
diberi inputan X (don't care), B0 diberi inputan 1 dan B1 serta B2
diberi inputan 0, maka didapat kan output yang dikeluarkan secara
serentak. Pada saat percobaan dengan modul de lorenzo terlihat data
diinputkan secara serentak semuanya dan dikeluarkanpun secara serentak.
Ini membuktikan bahwa shift register yang digunakan adalah PIPO. Hal ini
sesuai dengan teori yang ada, dimana pada PIPO data/jalur masukan dan
jalur keluaran sesuai dengan jumlah JK flip Flop penyusunnya, dimana
data diinputkan dan dikeluarkan secara serentak.
7. Download[Kembali]
HTML klik disini
Gambar Rangkaian klik disini
Datasheet IC 74111klik disini
Datasheet Gerbang AND klik disini
Datasheet Gerbang NOT klik disini
Datasheet Switch klik disini
Tidak ada komentar:
Posting Komentar