Modul 4

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Percobaan

Percobaan

A. Tugas Pendahuluan 1
B. Tugas Pendahuluan 2
C. Laporan Akhir 1
D. Laporan Akhir 2

*Klik teks untuk menuju

Modul IV
Shift Register dan Seven Segment

1. Tujuan [Kembali]

 

 1. Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous.           2. Merangkai dan Menguji aplikasi dari sebuah Counter
 

 2. Alat dan Bahan [Kembali]

 

1. Panel DL 2203D 
2. Panel DL 2203C 
3. Panel DL 2203S 

4. Jumper

 

3. Dasar Teori [Kembali]

Shift Register

Register geser (shift register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Tampilan pada layar kalkulator dimana angka bergeser ke kiri setiap kali ada angka baru yang diinputkan menggambarkan karakteristik register geser tersebut. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, dan data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. Register geser juga dapat digunakan untuk mengubah data seri ke paralel atau data paralel ke seri. Ada empat tipe register yang dapat dirancang dengan kombinasi masukan dan keluaran dan kombinasi serial atau paralel :

1. Serial in serial out (SISO)  

Pada register SISO, jalur masuk data berjumlah satu dan jalur keluaran juga berjumlah satu. Pada jenis register ini data mengalami pergeseran, flip flop pertama menerima masukan dari input, sedangkan flip flop kedua menerima masukan dari flip flop pertama dan seterusnya.

Gambar 4.1 Serial In Serial Out

2. Serial in paralel out (SIPO)  

Register SIPO, mempunyai satu saluran masukan saluran keluaran sejumlah flip flop yang menyusunnya. Data masuk satu per satu (secara serial) dan dikeluarkan secara serentak (secara paralel). Pengeluaran data dikendalikan oleh sebuah sinyal kontrol. Selama sinyal kontrol tidak diberikan, data akan tetap tersimpan dalam register.

 

Gambar 4.2 Serial In Paralel Out

3. Paralel In Serial Out (PISO)  

Register PISO, mempunyai jalur masukan sejumlah flip flop yang menyusunnya, dan hanya mempunyai satu jalur keluaran. Data masuk ke dalam register secara serentak dengan di kendalikan sinyal kontrol, sedangkan data keluar satu per satu (secara serial).

 

Gambar 4.3 Paralel In Serial Out

 4. Paralel In Paralel Out (PIPO)  

Register PIPO, mempunyai jalur masukan dan keluaran sesuai dengan jumlah flip flop yang menyusunnya. Pada jenis ini data masuk dan keluar secara serentak.  

  

Gambar 4.4 Paralel In Paralel Out

                                 Shift Register

Piranti tampilan modern disusun sebagai pola 7-segmen atau dot matriks. Jenis 7segmen, sebagaimana namanya, menggunakan pola tujuh batang yang disusun membentuk angka 8 seperti ditunjukkan pada gambar 3.1. Menurut kesepakatan, huruf-huruf yang diperlihatkan dalam Gambar 3.1 ditetapkan untuk menandai segmen-segmen tersebut. Dengan menyalakan beberapa segmen yang sesuai akan dapat diperagakan digit-digit dari 0 sampai 9,  juga bentuk huruf A sampai F (heksadesimal).

Sinyal input dari switches tidak dapat langsung dikirimkan ke peraga 7segmen, sehingga harus menggunakan decoder BCD ke 7-segmen sebagai antar muka. Decoder ini terdiri dari gerbang-gerbang logika yang masukannya berupa digit BCD dan keluarannya berupa saluran-saluran untuk mengemudikan tampilan 7-segmen.

Gambar 4.5 Rangkaian Seven Segment Common Katoda

Gambar 4.6 Rangkaian Seven Segment Common Anoda

Modul 4: Percobaan 1 Kondisi 12

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

5. Link Download

1. Kondisi [Kembali]

Buatlah rangkaian seperti gambar percobaan 1 dengan output dibatasi sampai 1011

2. Gambar Rangkaian Simulasi [Kembali]

Rangkaian sebelum disimulasikan

Rangkaian disimulasikan

3. Video Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

 

    Register geser (shift register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Tampilan pada layar kalkulator dimana angka bergeser ke kiri setiap kali ada angka baru yang diinputkan menggambarkan karakteristik register geser tersebut. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, dan data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. 

 

    Pada register geser, output yang dihasilkan bergantian dan untuk meninjaunya tidak hanya berpatokan ke satu flip-flop saja. Kondisi awal dari semua flip-flop menghasilkan output 0 atau output semua flip-flop adalah 0000. Kemudian, dilakukan pergeseran untuk mendapatkan output yang diinginkan.

 

    Pada rangkaian percobaan 1 terdapat 7 saklar spdt yang dihubungkan dengan 4 flip flop dan beberapa gerbang logika seperti yang terlihat pada gambar rangkaian, serta sesuai dengan kondisi dimana output-nya dibatasi menjadi 1011. Angka paling kanan merupakan LSB dan angka paling kiri merupakan MSB. Pada output 1011, maka rangkaian sebagai berikut.

• Pada flip flop pertama (paling kanan), input S yang dihubungkan ke switch 1 dan R yang dihubungkan ke switch 7, bersifat active low, menerima tegangan rendah atau logika 0, sehingga kedua input tersebut aktif dan menghasilkan keluaran Q = Q' = 1. Kondisi ini disebut kondisi terlarang karena nilai Q dan Q' nya sama. Output pada flip flop pertama merupakan LSB. (Output = 1)
  
• Pada flip flop kedua dari kanan, input S yang dihubungkan ke switch 2 dan R yang dihubungkan ke switch 7, bersifat active low  menerima tegangan rendah atau logika 0, sehingga kedua input tersebut aktif dan keluaran Q = Q' = 1. Kondisi ini disebut kondisi terlarang karena nilai Q dan Q' nya sama. (Output = 1)
• Pada flip flop ketiga dari kanan, input S yang dihubungkan ke switch 3 menerima tegangan tinggi atau logika 1, sehingga S yang bersifat active low tidak aktif. Sedangkan input R yang dihubungkan dengan switch 7 dan bersifat active low menerima tegangan rendah, sehingga R aktif, maka keluarannya akan direset menjadi 0. (Output = 0)
• Pada flip flop keempat dari kanan (paling kiri), input S yang dihubungkan ke switch 4 dan R yang dihubungkan ke switch , bersifat active low, menerima tegangan rendah atau logika 0, sehingga kedua input tersebut aktif dan keluaran Q = Q' = 1. Kondisi ini disebut kondisi terlarang karena nilai Q dan Q' nya sama. Output pada flip flop keempat merupakan MSB. (Output = 1)

Sehingga didapatkan output 1011.

    Pada keempat flip flop, input J, K, dan CLK (sinkron) tidak memengaruhi output karena pada keempat flip flop terdapat input S dan R (asinkron) yang dihubungkan ke power, sehingga input sinkron tidak mempengaruhi output.

 

5. Link Download [Kembali]

 

HMTL klik disini

Rangkaian Percobaan klik disini

Video Simulasi klik disini

Datasheet Switch klik disini

Datasheet IC 74LS112 klik disini