LAPORAN AKHIR 1
Modul 2: Percobaan 1
2. Alat dan bahan[Kembali]
A. Alat dan Bahan (Modul De Lorenzo)
1. Jumper
2. Panel DL 2203D
3. Panel DL 2203C
4. Panel DL 2203S
B. Alat dan Bahan (Proteus)
1. IC 74LS112 (JK filp flop)
 |
2. IC 7474 (D Flip Flop)
 |
3. Power DC
4. Switch (SW-SPDT)
5. Logicprobe atau LED
3. Rangkaian Simulasi[Kembali]
4. Prinsip Kerja[Kembali]
Pada rangkaian percobaan 1 ini, digunakan jenis IC 74LS112 (J-K Flip-Flop) dan IC 7474 (D Flip-Flop). Input pada percobaan ini, input dihubungkan pada B0, B1, B2, B3, B4, B5, dan B6, sedangkat output Q dan Q'dihubungkan pada H3, H4, H6, dan H7. Pada rangkaian J-K flip-flop, kaki R dihubungkan ke B0, kaki S dihubungkan ke B1, kaki J dihubungkan ke B2, kaki CLK digubungkan ke B3, kaki K dihubungkan ke B4, kaki Q dihubungkan ke H7 dan kaki Q' dihubungkan ke kaki H6. Sementara, pada rangkaian D flip-flop, kaki D dihubungkan ke B5, kaki CLK dihubungkan ke B6, kaki Q dihubungkan ke H4, dan kaki Q' dihubungkan ke H3.
Pada percobaan ini, kondisi input dan output divariasikan, dimana yang paling berpengaruh adalah S dan R yang bersifat active low atau aktif saat berlogika 0. Jika S aktif, maka Q berlogika 1, begitupun pada R. Jika R aktif, maka Q' berlogika 1. Namun, jika S dan R tidak aktif, maka output dipengaruhi oleh kaki J, K, dan CLK pada J-K flip-flop, dan kaki D dan CLK pada D flip-flop.
6. Analisis[Kembali]KONDISI 1
Pada kondisi 1, B0=0, B1=1, sementara B2, B3, B4, B5, dan B6 don't care. Pada kondisi ini, yang paling berpengaruh adalah S dan R yang bersifat active low, dimana pada kondisi ini yang aktif adalah R sehingga Q'=1 dan Q=0.
KONDISI 2
Pada kondisi 2, B0=1, B1=0, sementara
B2, B3, B4, B5, dan B6 don't care. Pada kondisi ini, yang paling
berpengaruh adalah S dan R yang bersifat active low, dimana pada kondisi
ini yang aktif adalah S sehingga Q=1 dan Q'=0.
KONDISI 3
Pada kondisi 3, B0=0, B1=0, sementara
B2, B3, B4, B5, dan B6 don't care. Pada kondisi ini, yang paling
berpengaruh adalah S dan R yang bersifat active low, dimana pada kondisi
ini keduanya aktif, sehingga Q dan Q' berlogika 1. Kondisi ini merupakan kondisi terlarang sebab Q dan Q' yang seharusnya berlogika berlawanan memiliki logika yang sama.
KONDISI 4
Pada kondisi 4, B0=1, B1=1, B2=0, B3=CLK, B4=0, B5=0, dan B6=1. Pada kondisi ini, S dan R tidak aktif, sehingga output dipengaruhi oleh J, K, dan CLK. Output dari kondisi ini pada J-K flip-flop adalah Q=0 dan Q'=1. Output Q dan Q' tidak berlogika sama karena J-K flip-flop tidak memiliki kondisi terlarang. Sementara itu, output pada D flip-flop dipengaruhi oleh D dan CLK. Output pada D flip-flop adalah Q=0 dan Q'=1.
KONDISI 5
Pada kondisi 5, B0=1, B1=1, B2=0, B3=CLK, B4=1, B5=1, dan B6=0. Pada kondisi ini, S dan R tidak aktif, sehingga output dipengaruhi oleh
J, K, dan CLK. Output dari kondisi ini pada J-K flip-flop adalah Q=0 dan
Q'=1. Pada D flip-flop, CLK-nya tidak aktif, sehingga outputnya Q=0 dan Q'=1.
KONDISI 6
Pada kondisi 6, B0=1, B1=1, B2=1,
B3=CLK, B4=0, B5=don't care, dan B6=0. Pada rangkaian J-K flip-flop di kondisi ini, S, R, dan K tidak aktif, sementara J aktif, sehingga outputnya Q=1 dan Q'=0. Sementara, pada rangkaian D flip-flop, CLK-nya tidak aktif, sehingga outputnya tetap.
KONDISI 7
Pada kondisi 7, B0=1, B1=1, B2=1,
B3=CLK, B4=1, sementara B5 dan B6 diabaikan. Pada kondisi ini, S dan R tidak aktif, sementara J dan K mengakibatkan Q=0 dan Q'=1. Sementara, pada rangkaian D flip-flpo output berubah-ubah atau disebut dengan kondisi toggle.
7. Download[Kembali]
- HTML klik disini
- Simulasi Proteus klik disini
- Video Percobaan klik disini
- Datasheet IC 74LS112 (J-K Flip Flop) klik disini
- Datasheet IC 7474 (D Flip Flop) klik disini
- Datasheet Switch klik disini
Tidak ada komentar:
Posting Komentar